w5q64中文资料

W25Q64BV

出版日期:2010 年 7 月 8 日

- 1 - 版本 E

64M 位

与串行闪存

双路和四路 SPI

W25Q64BV

-2-

目录

1







DESCRIPTION.........................................................

......................................................5

2



FEATURES............................................................

....................................................................

.......5

3









SOIC208-MIL.......................................... ..............

.................................... 6

4











WSON8X6-MM.......................................... ...............

...............................6

5











PDIP300-MIL.......................................... ..............

...................................7

6 引 脚 说 明 SOIC208 密 耳 , PDIP300 密 耳 和

WSON8X6-MM................................ 7......

7









SOIC300mil

的 .......................................... .......................

........................... 8

8





SOIC









300-MIL.............................................................

.....................................8

8.1





Types...............................................................

......................................................9

8.2





(/CS)...............................................................

...................................................9

8.3 串 行 数 据 输 入 , 输 出 和 IO ( DI , DO 和 IO0 , IO1 , IO2 ,

IO3)............................. 9.......

8.4







(/WP)...............................................................

................................................9

8.5





(/HOLD).............................................................

........................................................9

8.6









(CLK)...............................................................

.................................................9

9



DIAGRAM.............................................................

.............................................................10

10





DESCRIPTION.........................................................

..............................................11

10.1

SPI

OPERATIONS..........................................................

...................................................11

10.2





护 .................................................................

......................................12

11

















器 ............................................ .....................

.......................13

11.1





REGISTER............................................................

..............................................13

11.1.1

BUSY................................................................

..................................................................13

11.2

INSTRUCTIONS........................................................

.........................................................17

W25Q64BV

出版日期:2010 年 7 月 8 日

- 3 - 修订版 E

20 年 2 月 11 日 芯 片 擦 除 ( C7H/

60h)................................................................

.....................................38

21



2



11

日擦除挂起

(75h)...............................................................

.........................................39

22



2



11

日擦除恢复

(7Ah)...............................................................

.........................................40

23



11



2







(B9h)...............................................................

.............................................41

24



2



11

日高性能模式

( A3H ) ......................................... ...................

.............................42

25 年 2 月 11 日 发 布 掉 电 或 高 性 能 模 式 / 设 备 ID

(ABH)...............................42

26 年 2 月 11 日 读 制 造 商 / 设 备 ID

( 90H ) ....................................... .....................

...................44

27 年 2 月 11 日 阅 读 唯 一 的 ID 号

( 4BH ) ........................................ ....................

.............................45

28



2



11

日读

JEDEC



ID

(9Fh)...............................................................

.......................................46

29 年 2 月 11 日 连 续 读 取 模 式 复 位 ( FFH 或

FFFFH ) ...................................... ......................

....47

12









性 .............................................. ...................

.............................48

12.1









Ratings.............................................................

...................................48

12.2







围 .................................................................

.............................................48

12.3



















值 ......................................... ........................

...49

12.4









Characteristics.....................................................

.........................................50

12.5

AC







件 .............................................. ...................

............................51

12.6

AC





Characteristics.....................................................

.........................................52

12.7

AC









( 续 ) ......................................... ....................

....................53

12.8









Timing..............................................................

.............................................54

12.9





Timing..............................................................

..........................................................54

12.10





Timing..............................................................

.........................................................54

13





SPECIFICATION.......................................................

...................................................55

W25Q64BV

13.18 引 脚 SOIC208 密 耳 ( 包 装 代 号

SS ) ..................................... ..........................

............55

-4-

13.28 引 脚 PDIP300 密 耳 ( 封 装 代 码

DA ) ..................................... ..........................

.............56

13.38 触 点 WSON8x6 毫 米 ( 封 装 代 码

ZE ) ....................................... ........................

...57

13.416 引 脚 SOIC300 密 耳 ( 封 装 代 码

SF ) ..................................... ..........................

...........58

14





INFORMATION.........................................................

.................................................59

14.1

有效的部件号和顶端标

记 .......................................... .......................

.......60

15





HISTORY.............................................................

.........................................................61

W25Q64BV

出版日期:2010 年 7 月 8 日

- 5 - 修订版 E

1 概述

该 W25Q64BV(64M 位)串行 Flash 存储器提供了有限的系统存储解决方案

空间,引脚和电源。该 25Q 系列提供了灵活性和性能远远超过普通的串行

闪存器件。他们是理想的阴影到 RAM 中的代码,直接从双路/四路 SPI 执行代码

(XIP)和存储的语音,文本和数据。该器件在 2.7V 至 3.6V 单电源工作

电流消耗低至 4 毫安主动和 1μ A 的关机。所有器件均提供节省空间

保存包。

该 W25Q64BV 阵列是由每 256 字节可编程 32,768 页。最多 256 个字节 可以在一个时间被编程。网页可以在 16(扇区擦除)组,128 组(32KB 被删除 块擦除),256(64KB 块擦除组)或整个芯片(芯片擦除)。该 W25Q64BV 有 2,048 可擦除扇区和 128 可擦除块分别。小 4KB 扇区允许更大的灵活性 在需要的数据和参数的存储的应用程序。 (见图 2) 该 W25Q64BV 支持标准串行外设接口(SPI)和一个高性能 双核/四输出以及双/四 I/ O SPI:串行时钟,片选,串行数据 I / O0(DI),I / O1 (DO)的 I / O 2(/ WP)和 I/ O 3(/ HOLD)。高达 80MHz 的 SPI 时钟频率被 支持,允许 160MHz 的等效时钟频率为使用快速时双输出和 320MHz 的为四路输出 读双核/四输出指令。这些传输率可以超越标准的异步 8 16 位并行 Flash 存储器。连续读取模式允许与高效的内存访问 尽可能少的 8 个时钟的指令开销读取 24 位地址,允许真正的 XIP(执行到位) 操作。 一抱脚,写保护引脚和可编程写保护,与顶部或底部阵列控制, 提供进一步的控制灵活性。此外,该器件支持 JEDEC 标准的制造商和 设备标识与 64 位唯一序列号。 2,特点 ?家庭 SpiFlash 的回忆 - W25Q64BV:64M 比特/8M 字节(8,388,608) - 每可编程页 256 字节

?标准,双路或四路 SPI - 标准的 SPI:CLK,/ CS,DI,DO,/ WP,/保持 - 双 SPI:CLK,/ CS,IO0,IO1/ WP,/保持 - 四通道 SPI:CLK,/ CS,IO0,IO1,IO2,IO3 ?最高性能的串行闪存 - 截至普通串行闪存的 6 倍 - 80MHz 的时钟运行 - 160MHz 的等效双 SPI - 320MHz 的相当于四 SPI - 40MB/ S 的连续数据传输率 ?高效“连续读取模式” - 低开销指令 - 仅仅在 8 个时钟周期,以解决内存 - 实现了真正的 XIP(执行到位)操作 - 胜过 X16 并行闪存 注 1:请联系华邦细节 ?低功耗,宽温度范围 - 单 2.7 到 3.6V 电源 - 4 毫安工作电流<1μ A 的关断(典型值)。 - 40°C 至+ 85°C 的工作范围 ?灵活的架构与 4KB 扇区 - 统一扇区擦除(4K 字节)

- 块擦除(32K 和 64K 字节) - 计划一个 256 字节 - 超过 100,000 擦除/写周期 - 超过 20 年的数据保存 ?先进的安全特性 - 软件和硬件写保护 - 顶部或底部,部门或块选择 - 向下锁定和 OTP 保护(1) - 64 位唯一 ID 为每个设备(1) ?空间高效的包装 - 8 引脚 SOIC208 万 - 8 引脚 PDIP300 万 - 8 垫 WSON8X6 毫米 - 16 引脚 SOIC300 万 - 联系华邦 KGD 和其他选项 -63 引脚配置 SOIC208-MIL 1 2 3 4 8

7 6 5 / CS DO(IO1) / WP(IO2) GND VCC /保持(IO3) CLK DI(IO0) 图 1a。 W25Q64BV 引脚分配,8 引脚 SOIC208 密耳(包装代号 SS) 4,焊垫配置 WSON8X6-MM 1 2 3 4 8 7 6 5 / CS

DO(IO1) / WP(IO2) GND VCC /保持(IO3) CLK DI(IO0) 1 2 3 4 8 7 6 5 / CS DO(IO1) / WP(IO2) GND VCC /保持(IO3) CLK

DI(IO0) 图 1b。 W25Q64BV 垫作业,8 片 WSON8X6 毫米(封装代码 ZE) W25Q64BV 出版日期:2010 年 7 月 8 日 - 7 - 版本 E 5,焊垫配置 PDIP300 密耳 1 2 3 4 8 7 6 5 / CS DO(IO1) / WP(IO2) GND VCC /保持(IO3) CLK DI(IO0)

1 2 3 4 8 7 6 5 / CS DO(IO1) / WP(IO2) GND VCC /保持(IO3) CLK DI(IO0) 图 1c。 W25Q64BV 引脚分配,8 引脚 PDIP 封装(封装代码 DA) 6 引脚说明 SOIC208 密耳,PDIP300 密耳和 WSON8X6-MM 端无。引脚名称 I / O 功能 1/ CS I 片选输入 2 DO(IO1)的 I / O 数据输出(数据输入输出 1)*1 3/ WP(IO2)的 I / O 写保护输入(数据输入输出 2)*2

4 GND 接地 5 DI(IO0)的 I / O 数据输入(数据输入输出 0)*1 6 CLK I 串行时钟输入 7/ HOLD(110 3)I / O 的保持输入(数据输入输出 3)*2 8 VCC 电源 *1 IO0 和 IO1 用于标准和双 SPI 指令 * 2 IO0 - IO3 用于四路 SPI 指令 W25Q64BV -87 引脚配置 SOIC300mil 的 1/ HOLD(IO3) 2 3 4 5 6 7 8 16 15 14 13

12 11 10 9 VCC N/C N/C N/C N/C / CS DO(IO) CLK DI(IO0) N/C N/C N/C N/C GND / WP(IO) 12 1/ HOLD(IO3) 2

3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC N/C N/C N/C N/C / CS DO(IO) CLK

DI(IO0) N/C N/C N/C N/C GND / WP(IO) 12 图 1d。 W25Q64BV 引脚分配,16 引脚 SOIC300mil 的(包装代号 SF) 8 引脚说明 SOIC300mil 的 PAD 号。引脚名称 I / O 功能 1/ HOLD(110 3)I / O 的保持输入(数据输入输出 3)*2 2 VCC 电源 3 N / C 无连接 4 N / C 无连接 5 N / C 无连接 6 N / C 无连接 7/ CS I 片选输入 8 DO(IO1)的 I / O 数据输出(数据输入输出 1)*1 9/ WP(IO2)的 I / O 写保护输入(数据输入输出 2)*2 10 GND 接地 11 N / C 无连接

12 N / C 无连接 13 N / C 无连接 14 N / C 无连接 15 DI(IO0)的 I / O 数据输入(数据输入输出 0)*1 16 CLK I 串行时钟输入 *1 IO0 和 IO1 用于标准和双 SPI 指令 * 2 IO0 - IO3 用于四路 SPI 指令 W25Q64BV 出版日期:2010 年 7 月 8 日 - 9 - 版本 E 8.1 封装类型 W25Q64BV 在一个 8 引脚塑料 208 密耳 SOIC 宽提供的(包代码 SS)和 8X6 毫米 WSON (包代码 ZE)在图 1a 中,和图 1b 分别如图所示。 300 万 8 引脚 PDIP 是另一 种选择 软件包选择(图 1c)。该 W25Q64BV 还提供 16 引脚塑料 300 密耳 SOIC 宽 如图 1D(包代码 SF)。包图和尺寸示出在结束时 说明书。 8.2 芯片选择(/ CS) 该 SPI 片选(/ CS)引脚启用和禁用设备的运行。当/ CS 为高电平时器件 取消和串行数据输出(DO 或 IO0,IO1,IO2,IO3)引脚处于高阻抗。当 取消选择,设备的功耗将在待机的水平,除非内部擦除,编程或

状态寄存器周期正在进行中。当/ CS 被拉低该设备将被选中,电力 消耗将增加至活性水平与指示可以写入并从读出的数据 设备。上电后,/ CS 必须从高过渡到低之前,一个新的指令将被接受。 该/ CS 输入必须跟踪上电时 VCC 电源电平(见“写保护”和图 31)。如果 需要上/ CS 上的上拉电阻可以被用来实现此目的。 8.3 串行数据输入,输出和 IO(DI,DO 和 IO0,IO1,IO2,IO3) 该 W25Q64BV 支持标准的 SPI,双 SPI 和四路 SPI 操作。标准的 SPI 指令使用 单向 DI(输入)引脚以串行写指令,地址和数据到设备上的上升 串行时钟(CLK)输入引脚的边缘。标准 SPI 还使用了单向 DO(输出)来读取 从下降沿 CLK 设备的数据或状态。 双路和四路 SPI 指令使用双向 IO 引脚串行写指令,地址或 数据到装置在 CLK 的上升沿和读的下降沿,从器件数据或状态 CLK。四通道 SPI 指令需要非易失性四路使能位(QE)的状态寄存器-2 进行设置。 当 QE=1/ WP 引脚变为 IO2 和/ HOLD 引脚变为 110 3。 8.4 写保护(/ WP) 写保护(/ WP)引脚可用于防止状态寄存器被写入。在使用 随着状态一起注册的块保护(美国证券交易委员会,结核病,BP2,BP1 和 BP0) 位和状态 寄存器保护(SRP)位,部分或整个存储器阵列可以是硬件保障。该/ WP 引脚为低电平有效。当状态的 QE 位寄存器-2 设置为四 I/ O 的/ WP 引脚(硬件 写 保护)功能不可用,因为这个引脚用于 IO2。参见图 1A,1B,1C 和 1D 为销

四 I/ O 操作的配置。 8.5 控股(/ HOLD) 在/ HOLD 引脚可同时积极选择的设备被暂停。当/ HOLD 变为低电平, 而/ CS 为低时,DO 引脚将处于高阻抗,在 DI 和 CLK 引脚上的信号将被忽略 (不关心)。当/ HOLD 拉高,设备操作就可以恢复。在/ HOLD 功能可以 有用,当多个设备共享同一 SPI 信号。在/ HOLD 引脚为低电平有效。当 状态的 QE 位寄存器-2 设置为四 I/ O 的/ HOLD 引脚功能不可用,因为该引脚为 用于 IO3。参见图 1A-D 为四 I/ O 操作的引脚配置。 8.6 串行时钟(CLK) SPI 串行时钟输入(CLK)引脚为串行输入和输出操作的时序。 (“见 SPI 操作“) W25Q64BV - 10 9 框图 图 2 W25Q64BV 串行闪存框图 00FF00h00FFFFH ?块 0(64KB)? 0000000000FFh ? ? ? 1FFF00h1FFFFFH

?31 座(64KB)? 1F0000h1F00FFh 20FF00h20FFFFh ?32 座(64KB)? 200000h2000FFh ? ? ? 3FFF00h3FFFFFh ?63 座(64KB)? 3F0000h3F00FFh 40FF00h40FFFFh ?64 座(64KB)? 为 400000h4000FFh ? ? ? 7FFF00h7FFFFFH ?127 座(64KB)? 7F0000h7F00FFh 列解码 字节和 256 字节的缓冲区页

开始 页地址 结束 页地址 W25Q64BV SPI 指挥 控制逻辑 字节地址 锁存器/计数器 状态 注册 写控制 逻辑 页地址 锁存器/计数器 高电压 发电机 xx0F00h xx0FFFh ?扇区 0(4KB)? xx0000h xx00FFh xx1F00h xx1FFFh

?扇区 1(4KB)? xx1000h xx10FFh xx2F00h xx2FFFh ?扇区 2(4KB)? xx2000h xx20FFh ? ? ? xxDF00h xxDFFFh ?部门 13(4KB)? xxD000h xxD0FFh xxEF00h xxEFFFh ?部门 14(4KB)? xxE000h xxE0FFh xxFF00h xxFFFFh ?部门 15(4KB)? xxF000h xxF0FFh 块分割 数据 写保护逻辑和行译码 DO(IO1) DI(IO0)

/ CS CLK /保持(IO3) / WP(IO2) 00FF00h00FFFFH ?块 0(64KB)? 0000000000FFh ? ? ? 1FFF00h1FFFFFH ?31 座(64KB)? 1F0000h1F00FFh 20FF00h20FFFFh ?32 座(64KB)? 200000h2000FFh ? ? ? 3FFF00h3FFFFFh ?63 座(64KB)? 3F0000h3F00FFh

40FF00h40FFFFh ?64 座(64KB)? 为 400000h4000FFh ? ? ? 7FFF00h7FFFFFH ?127 座(64KB)? 7F0000h7F00FFh 列解码 字节和 256 字节的缓冲区页 开始 页地址 结束 页地址 W25Q64BV SPI 指挥 控制逻辑 字节地址 锁存器/计数器 状态

注册 写控制 逻辑 页地址 锁存器/计数器 高电压 发电机 xx0F00h xx0FFFh ?扇区 0(4KB)? xx0000h xx00FFh xx1F00h xx1FFFh ?扇区 1(4KB)? xx1000h xx10FFh xx2F00h xx2FFFh ?扇区 2(4KB)? xx2000h xx20FFh ? ? ? xxDF00h xxDFFFh ?部门 13(4KB)? xxD000h xxD0FFh

xxEF00h xxEFFFh ?部门 14(4KB)? xxE000h xxE0FFh xxFF00h xxFFFFh ?部门 15(4KB)? xxF000h xxF0FFh 块分割 数据 写保护逻辑和行译码 DO(IO1) DI(IO0) / CS CLK /保持(IO3) / WP(IO2) W25Q64BV 出版日期:2010 年 7 月 8 日 - 11 - 版本 E 10 功能描述 10.1 SPI 操作 该 W25Q64BV 通过一个 SPI 兼容总线组成的四个信号访问:串行时钟 (CLK),片选(/ CS),串行数据输入(DI)和串行数据输出(DO)。标准的 SPI

指令 使用 DI 输入端子串行地写上的上升沿指令,地址和数据到设备 CLK。 DO 输出引脚用于从下降沿 CLK 设备读取数据或状态。 SPI 总线操作模式 0(0,0)和 3(1,1)的支持。模式 0 和之间的主要区别 模式 3 是关于 CLK 信号的正常状态时 SPI 总线主人是在待机和数据 不被传输到串行闪存。对于模式 0 的 CLK 信号通常是低的下降, 的/ CS 上升沿。模式 3 的 CLK 信号通常是高上/ CS 的上升沿和下降沿。 该 W25Q64BV 支持双 SPI 操作使用“快速阅读双输出和双 I / O”的时候(3B 和 BB 十六进制)的说明。这些指令允许数据被转移到或从设备在两 普通串行闪存器件的三倍的速率。双读指令是理想的快速 下载代码来在上电时(代号阴影)RAM 或用于执行非高速关键码 直接从 SPI 总线(XIP)。当使用双 SPI 指令 DI 和 DO 管脚 双向 I/ O 引脚:IO0 和 IO1。 该 W25Q64BV 支持四路 SPI 操作使用“快速阅读四路输出”时,“快速阅读 四 I/ O“和”八字读四 I/ O“(分别为 6B,EB 和 E3 十六进制)。这些指令允许 数据被转移到或从设备的四至六倍的普通串行闪存的速率。四方 读指令提供连续和随机存取传输速率的显著改善 允许快速的代码遮蔽直接从 SPI 总线(XIP)内存或执行。当使用四通道 SPI 指令 DI 和 DO 引脚变为双向 IO0 和 IO1 和/ WP 和/ HOLD 引脚变为 IO2 和 IO3 分别。四通道 SPI 指令都需要在状态非易失性四路使能位(QE) 注册-2 进行设置。 在/ HOLD 信号使 W25Q64BV 操作被暂停,而它正在积极选择(当/ CS 为

低)。在/ HOLD 功能可以在 SPI 数据和时钟信号与共享的情况下很有用 其他设备。例如,考虑如果页面缓冲器只有部分被写入时,优先中断 需要使用的 SPI 总线。在这种情况下,/保持功能可以保存指令和状态 在缓冲区中的数据,以便编程就可以恢复它离开的地方,一旦总线再次可用。 该 / HOLD 功能只适用于标准 SPI 和双 SPI 操作,而不是在四路 SPI。 要启动/保持状态,设备必须与/ CS 为低电平来选择。 A / HOLD 条件将激活 上/ HOLD 信号的下降沿,如果在 CLK 信号已经是低电平。如果 CLK 是不是已经 很低了 CLK 的下一个下降沿后/ HOLD 条件将激活。在/ HOLD 条件将终止对 上升/ HOLD 信号的边缘,如果 CLK 信号已经很低。如果 CLK 是不是已经很低了/ HOLD CLK 的下一个下降沿后情况将终止。在 A /保持状态下,串行数据 输出(DO)是高阻抗,和串行数据输入(DI)和串行时钟(CLK)被忽略。芯片 选择(/ CS)信号应保持有效(低电平)/保持操作的全部时间,以避免 重置设备的内部逻辑状态。 W25Q64BV - 12 10.2 写保护 使用非易失性存储器中的应用程序必须考虑到噪声等的可能性 不利的制度条件,可能会破坏数据的完整性。为了解决这一问题的 W25Q64BV 提供了多种方式来保护数据免受意外写操作。

?器件复位当 VCC 低于阈值 ?上电后延时写入禁止 ?允许写入程序后,/禁用指令和自动写入禁用和删除 使用状态寄存器?软件和硬件(/ WP 引脚)写保护 ?使用掉电指令写保护 ?锁定写保护,直到下次上电时(1) ?一次性编程(OTP)的写保护(1) 注 1:这些功能可根据特殊订货。请与华邦的细节。 上电时,或在电源关闭时,W25Q64BV 将保持在复位状态,而 VCC 低于 第 V WI 阈值(参见上电时序和电压水平和图 31)。当复位时,所有 操作被禁止,也没有说明被认可。在上电和 VCC 电压后, 超过 V WI,所有的编程和擦除的相关说明为吨 PUW 的时间延迟进一步禁用。这 包括写使能,页面编程,扇区擦除,块擦除,芯片擦除和写入状态 注册说明书。注意,芯片选择引脚(/ CS)必须跟踪在上电时 VCC 电源电平, 直到 在 VCC 分钟级和 T VSL 时间延迟到达。如果需要的话在/ CS 上的上拉电阻可以 用来 实现这一点。 上电后设备会自动放置在写禁止状态与状态寄存器写 使能锁存器(WEL)设置为 0。写使能指令的页面编程之前,必须发出,部门 擦除,芯片擦除或写状态寄存器指令将被接受。完成程序后, 擦除或写入指令中的写使能锁存(WEL)会自动清零,写禁用状态

0。 软件控制的写保护是使用写状态寄存器指令和设置方便 状态寄存器保护(SRP0,SRP 1)和块保护(美国证券交易委员会,结核病,BP2, BP1 和 BP0)位。这些 设置允许的记忆的一部分或全部被配置为只读。配合使用的 写保护(/ WP)引脚,改变状态寄存器,可以启用或在硬件禁用 控制。请参阅有关详细信息,状态寄存器。此外,掉电指令提供 写保护的额外水平,因为所有的指令都将被忽略除推出掉电 指令。 W25Q64BV 出版日期:2010 年 7 月 8 日 - 13 - 版本 E 11,控制和状态寄存器 读状态寄存器-1 和状态寄存器-2 指令可用于在提供状态 闪存阵列的可用性,如果该设备是写启用或禁用,写的状态 保护和四路 SPI 设置。在写状态寄存器指令可用于配置 设备的写保护功能和四 SPI 设置。写访问寄存器被控制的状态 非易失性状态的状态寄存器的保护位(SRP0,SRP 1),写使能指令,并 在某些情况下,/ WP 引脚。 11.1 状态寄存器 忙是在状态寄存器(S0)被设置为 1 的状态只读位时,该设备是执行 页编程,扇区擦除,块擦除,芯片擦除或写状态寄存器指令。在这

一次设备将忽略除读状态寄存器和擦除挂起的进一步说明 指令(见 T W,T PP,T SE,T BE 和 t 的交流特性,CE)。当程序,擦除或写状 态 寄存器指令完成后,BUSY 位将被清 0 的状态指示设备已准备就绪 有关进一步的说明。 写使能锁存器(WEL)在状态寄存器(S1)被设置为 1 执行后,只读位 写使能指令。的 WEL 状态位被清除为 0 时,该设备是写禁用。写 关闭状态时上电时或之后的任何下列指令:写禁止,页 计划,扇区擦除,块擦除,芯片擦除和写状态寄存器。 块保护位(BP2,BP1,BP0)是非易失性的读/写状态寄存器(S4,S3 位和 S2)提供写保护控制和状态。块保护位可以在写状态设置 寄存器指令(见 T 交流特性宽)。全部,没有或存储阵列的一部分可 保护,编程和擦除指令(见状态寄存器内存保护表)。该 出厂默认设置为块保护位为 0,没有任何保护的数组。 非易失性顶/底位(TB)的控制,如果数据块保护位(BP2,BP1,BP0)从保护 顶(TB=0)或阵列的底部(TB=1)如图所示的状态寄存器内存保护表。 出厂默认设置为 TB=0。结核病位可以与写状态寄存器指令设置 根据 SRP0,SRP 1 和 WEL 位的状态。 非易失性部门保护位(SEC)的控制,如果数据块保护位(BP2,BP1,BP0)保 护 4KB 部门(SEC=1)或 64KB 的块(SEC=0)的顶部(TB=0)或底部,如图所示的阵列 (TB=1)

在状态寄存器内存保护表。默认设置为美国证券交易委员会=0。 W25Q64BV - 14 状态寄存器的保护位(SRP 和 SRP0)是非易失性的阅读状态寄存器/写位 (S8 和 S7)。 SRP 的位控制写保护的方法:软件保护,硬件 保护,电源向下锁定或一次可编程(OTP)保护。 SRP 1 SRP0/ WP 状态 注册 说明 00 X 软件 保护 / WP 引脚有没有控制权。状态寄存器可以写入 写使能指令后,WEL=1。 [出厂设置] 010 硬件 受保护 当/ WP 引脚为低电平状态寄存器锁定,无法 被写入。 011 硬件

无保护 当/ WP 引脚为高电平状态寄存器被解锁,并可以 写使能指令,WEL=1 后,被写入。 10 X 电源 向下锁定(1) 状态寄存器是受保护的,不能再写入 直到下一次断电,加电循环。 (2) 11X 一度 方案(1) 状态寄存器是永久保护,不能被 写入。 注意: 1,这些功能可根据特殊订货。请与华邦的细节。 2,当 SRP 1,SRP0=(1,0),掉电,上电周期将改变 SRP 1,SRP0 为(0,0) 的状态。 四方启用(QE)位在状态寄存器(S9),允许四非易失性读/写位 操作。当 QE 位设置为 0 状态(出厂默认)/ WP 引脚和/保持启用。当 的 QE 位被设置为 1 的四 IO2 和 IO3 引脚被使能。 警告:QE 位不应该标准的 SPI 或双 SPI 操作,如果期间被设置为 1 / WP 或/ HOLD 引脚直接连接到电源或接地。

W25Q64BV 出版日期:2010 年 7 月 8 日 - 15 - 版本 E 图 3a。状态寄存器-1 图 3b。状态寄存器-2 W25Q64BV - 16 1 状态寄存器(1)W25Q64BV(64M 位)内存保护 美国证券交易委员会结核病 BP2 BP1 BP0 嵌段(S)的地址密度部分 X X0 0 0 无无无无 00010124?1277C0000h - 7FFFFFH256KB 上 1/32 0011064?127 为 400000h - 7FFFFFH4MB 上半 0 1 0 10 0?3000000 - 03FFFFh256KB 下三十二分之一 0 1 0 11 0?7000000 - 07FFFFh512KB 下一十六分之一 1 0 10 X1277F8000h - 7FFFFFH32KB 顶座 1 1 01 1 0000000 - 003FFFh16KB 底座 1 1 10 X 0000000 - 007FFFh32KB 底块 注意: 1,X =不关心 W25Q64BV 出版日期:2010 年 7 月 8 日

- 17 - 版本 E 11.2 说明 该 W25Q64BV 的指令集包括了完全控制 27 条基本指令 通过 SPI 总线(见指令集表)。指令通过芯片的下降沿启动 选择(/ CS)。数据移入 DI 输入的第一个字节为指令代码。在直接投资数据 输入被采样时钟的大多数显著位(MSB)的第一上升沿。 指令中的长度发生变化,从一个单一的字节数的字节,并且可以随后通过地址 字节,数据 字节填充字节(不关心),并且在一些情况下,组合。指令完成的同 边缘/ CS 上升沿。时钟相对定时图表,用于每个指令都包含在图 4 经过 30 所有读取指令就可以完成后的任何主频位。然而,所有的指令 写,编程或擦除必须完成一个字节边界(/ CS 驱动为高电平后,一个完整的 8 位已 时钟),否则该指令将被终止。此功能还可以保护设备 意外写入。此外,虽然存储器进行编程或擦除时,或当状态 寄存器被写,除了读状态寄存器的所有指令都将被忽略,直到程序 或擦除周期已经完成。 制造商 ID(M7-M0) 华邦串行闪存 EFh 之间 设备 ID(ID7-ID0) (ID15-ID0) 指令 ABH,90H

9FH W25Q64BV16 小时 4017h W25Q64BV - 18 指令 名称 字节 1 (代码) 字节 2 字节 3 字节 4 字节 5 字节 6 写使能 06H 写禁止 04H 读状态寄存器 105H(S7-S0)(2) 读状态寄存器 235H(S15-S8)(2) 写状态寄存器 01H(S7-S0)(S15-S8) 页编程 02H A23-A16 A15-A8 A7-A0(D7-D0) 四页编程 32h 的 A23-A16 A15-A8 A7-A0(D7-D0,...)(3) 块擦除(64KB)D8H A23-A16 A15-A8 A7-A0 块擦除(32KB)52H A23-A16 A15-A8 A7-A0 扇区擦除(4KB)20H A23-A16 A15-A8 A7-A0 芯片擦除 C7H/60H 擦除挂起 75H 删除恢复 7 安

掉电 B9H 高性能模式 A3H 假人假人假人 连续读取模式 复位(4) FFH FFH 发布掉电或 HPM/设备 ID ABH 虚设虚设虚设(ID7-ID0)(5) 制造商/ 设备 ID(6) 90H 假人假人 00H(MF7-MF0)(ID7-ID0) 读取唯一 ID(7)4BH 假人假人假人假人(ID63-ID0) JEDEC 的 ID9FH (MF7-MF0) 制造商 (ID15-ID8) 内存类型 (ID7-ID0) 容量 注意事项: 1,数据字节偏移与最高有效位。与括号中的数据字节域“()”表示数据被读取 从 DO 引脚的器件。

2,状态寄存器的内容将不断重复,直到/ CS 终止指令。 3,四页编程输入数据 IO0=(D4,D0,...) IO1=(D5,D1,......) IO2=(D 6,D 2,......) IO3=(D7,D3,......) 4,此指令是使用双核或四“连续读取模式”功能时,建议。见 29 年 2 月 11 日以获取更多信息。 5,设备 ID 将不断重复,直到/ CS 终止指令。 6 参见制造商和设备标识表设备 ID 信息。 7,此功能可根据特殊订货。请与华邦的细节。 W25Q64BV 出版日期:2010 年 7 月 8 日 - 19 - 版本 E 指令 名称 字节 1 (代码) 字节 2 字节 3 字节 4 字节 5 字节 6 读取数据 03H A23-A16 A15-A8 A7-A0(D7-D0) 快速读值 0Bh A23-A16 A15-A8 A7-A0 假(D7-D0) 快速阅读双输出 3BH A23-A16 A15-A8 A7-A0 假(D7-D0,...)(1)

快速读双 I / O BBH A23-A8(2)A7-A0,M7-M0(2)(D7-D0,...)(1) 快速阅读四路输出 6BH A23-A16 A15-A8 A7-A0 假(D7-D0,...)(3) 快速阅读四 I/ O 的 EBH A23-A0,M7-M0(4)(X,X,X,X,D7-D0,...)(5) (D7-D0,...)(3) 八进制字的读 四 I/ O(6) E3H A23-A0,M7-M0(4)(D7-D0,...)(3) 注意事项: 1,双输出数据 IO0=(D6,D4,D2,D0) IO1=(D7,D5,D3,D1) 2,双输入地址 IO0= A22,A20,A18,A16,A14,A12,A10,A8 A6,A4,A2,A0,M6,M4,M2, M0 IO1= A23,A21,A19,A17,A15,A13,A11,A9 A7,A5,A3,其中 A1,M7,M5, M3,M1 3,四路输出数据 IO0=(D4,D0,... ..) IO1=(D5,D1,... ..) IO2=(D 6,D 2,......) 110 3=(D7,D 3,... ..) 4,四路输入地址

IO0= A20,A16,A12,A8,A4,A0,M4,M0 IO1= A21,A17,A13,A9,A5,A1,M5,M1 IO2= A22,A18,A14,A10,A6,A2,M6,M2 110 3= A23,A19,A15,A11,A7,A3,M7,M3 5,快速读四 I/ O 数据 IO0=(X,X,X,X,D 4,D 0,......) IO1=(X,X,X,X,D5,D1,......) IO2=(X,X,X,X,D 6,D 2,......) IO3=(X,X,X,X,D7,D3,...。) 6,最低的 4 个地址位必须为 0(A0,A1,A2,A3= 0) W25Q64BV - 20 写使能指令(图 4)设置写使能在状态锁存(WEL)位寄存器到 1,WEL 位之前,必须设置每个页面编程,扇区擦除,块擦除,芯片擦除和 写状态寄存器指令。写使能指令通过驱动/ CS 为低电平,移位进入 指令代码“06H”到在 CLK 的上升沿数据输入引脚(DI),然后驾驶/ CS 高。 图 4。写使能指令序列图 写禁止指令(图 5)复位写使能在状态锁存(WEL)位寄存器来 0。写入禁止指令通过驱动/ CS 为低电平时,转移指令代码“04H”进入进入 DI 脚,然后驾驶/ CS 高。请注意,WEL 位后,上电和时自动复位 在写状态寄存器,页面编程,扇区擦除,块擦除和芯片擦除完毕 说明。

图 5。写禁止指令序列图 W25Q64BV 出版日期:2010 年 7 月 8 日 - 21 - 版本 E 读状态寄存器指令允许 8 位状态寄存器被读取。该指令是 通过驱动/ CS 为低电平和状态转移指令代码“05H”进入注册-1 和“35H”的 状态寄存器-2 成在 CLK 的上升沿 DI 引脚。状态寄存器位被移出 首先,如图 6 中的地位 DO 引脚在 CLK 与大多数显著位(MSB)的下降沿 寄存器位被显示在图 3a 和 3b 以及包括忙音,WEL,BP2-BP0,结核病,SEC SRP0, SRP 1 和 QE 位(见本数据表中的状态寄存器的描述)。 读状态寄存器指令,可以在任何时候使用,甚至在某个程序,擦除或写入 状态寄存器周期正在进行中。这使得忙状态位进行检查,以确定何时 这个周期完成,如果该设备可以接受其他指令。状态寄存器可以读 连续地,如示于图 6 的指令由驱动/ CS 高完成。 图 6:读状态寄存器指令序列图 W25Q64BV - 22 在写状态寄存器指令允许写入状态寄存器。一个写使能指令 必须预先为设备接受写状态寄存器指令(状态被执行死刑 寄存器位 WEL 必须等于 1)。一旦写使能后,指令通过驱动/ CS 为低电平输入, 发送的指令代码为“01H”,然后再写入状态寄存器的数据字节,如图 7。 状态寄存器位如图 3 和更早的说明书描述。

仅非挥发性状态寄存器位 SRP0,美国证券交易委员会,结核病,BP2,BP1,BP0 (,位 7,5 4,3,2 状态的 注册-1)和量化宽松政策,SRP 1(9 位和状态寄存器-2)8 可以写入。所有其 他状态寄存器 位的位置是只读的,并不会受写状态寄存器指令。 即移入数据的第八或第十六位后/ CS 引脚必须被驱动为高电平。如果这不是 做了写状态寄存器指令不被执行。如果/ CS 第八个时钟驱动后高 (与 25X 系列兼容)的量化宽松政策和 SRP 1 位将被清零后/ CS 驱动为高电平 时, 自定时写状态寄存器周期将开始为 Tw 的持续时间(见 AC 特性)。 虽然写状态寄存器周期正在进行中,读状态寄存器指令仍可能 访问检查 BUSY 位的状态。 BUSY 位为 1 时的写状态寄存器周期 和 0 时,循环结束,准备再次接受其他指令。后写寄存器 周期结束的写使能状态寄存器锁存(WEL)位将被清 0。 在写状态寄存器指令允许块保护位(美国证券交易委员会,结核病,BP2,BP1 和 BP0)是 设置保护所有,部分,或没有从擦除和编程指令的存储器。受保护 区成为只读(见状态寄存器内存保护表和说明)。写状态 寄存器指令还允许状态寄存器保护位(SRP0,SRP 1)进行设置。这些位是 配合使用写保护(/ WP)引脚,锁定或 OTP 功能禁用写入 方法.Factory 默认情况下所有的状态寄存器位 0。 图 7。写状态寄存器指令序列图

W25Q64BV 出版日期:2010 年 7 月 8 日 - 23 - 版本 E 读数据指令允许一个或多个数据字节被顺序地从存储器中读出。该 指令通过驱动/ CS 引脚为低电平,然后转移指令代码“03H”之后发起的 一个 24 位地址(A23-A0)为 DI 引脚。代码和地址位被锁存的上升沿 CLK 引脚。收到地址后,指定的存储单元的数据字节将被移出 在 DO 引脚在 CLK 的大多数显着位(MSB)在前下降沿,该地址是自动 递增到下一个更高的地址数据的每个字节之后被移出允许连续 数据流,这意味着整个存储器可以用一条指令,只要被访问 时钟仍在继续。该指令通过驱动/ CS 为高电平完成。 读数据的指令序列示于图 8 中如果读数据指令,同时一个发出 擦除,编程或写周期过程中(BUSY=1),该指令被忽略,不会有任何 在当前周期的影响.The 读取数据指令允许的时钟频率从直流到最大 F R 的 (见 AC 电气特性)。 图 8:读取数据指令序列图 W25Q64BV - 24 快速读指令类似,但它可以在最高操作读取数据的指令 FR 可能的频率(见 AC 电气特性)。这是通过添加 8 完成 24 位的地址后“虚拟”时钟如图 9 的模拟时钟允许器件 内部电路的额外时间用于建立初始地址。在模拟时钟的数据值

在 DO 引脚是一个“不关心”。 图 9。快速读取指令序列图 W25Q64BV 出版日期:2010 年 7 月 8 日 - 25 - 版本 E 快速阅读双输出(3BH)指令类似于标准的快速阅读(0Bh),除非指令 该数据是在两个引脚输出; IO0 和 IO1。这允许将数据从 W25Q64BV 转印在 标准 SPI 器件的两倍。快速阅读双输出指令是理想的快速 从 Flash 下载代码来在上电时或应用程序 RAM 的高速缓存的代码段,以 RAM 中执行。 类似的快速读取指令,快速读双输出指令可以在最高工作 FR 可能的频率(见 AC 电气特性)。这是通过添加 8 完成 24 位的地址后“虚拟”时钟,如图 10 的模拟时钟允许该设备的 内部电路的额外时间用于建立初始地址。在模拟时钟的输入数据 是“不关心”。但是,IO0 销应先于所述第一数据的下降沿高阻抗 出时钟。 图 10 快速读双输出指令序列图 W25Q64BV - 26 快速阅读四路输出(6BH)指令类似于快速读双输出(3BH)指令 除了这种数据是对四个引脚,IO0,IO1,IO2 和 IO3 输出。一个四启用状态的寄 存器-2 必须是

执行前,该设备将接受快速阅读四路输出指令(状态寄存器位量化宽松政策 必须等于 1)。快速阅读四路输出指令允许数据从 W25Q64BV 转移 在标准 SPI 设备四倍的速率。 快速阅读四路输出指令可以在 FR 的最高可能频率运行(见交流 电气特性)。这是由 24 位地址后加上八个“虚拟”钟完成 如示于图 11 的模拟时钟允许器件的内部电路的额外时间用于设置 的初始地址。在模拟时钟的输入数据是“不关心”。然而,在 IO 引脚应 是高阻抗的第一数据输出时钟的下降沿之前。 图 11。快速阅读四路输出指令序列图 W25Q64BV 出版日期:2010 年 7 月 8 日 - 27 - 版本 E 快速读双 I / O(BBH)指令允许提高随机访问,同时保持两个 IO 销,0 IO 和 IO1。它是类似于快速阅读双输出(3BH)指令而有能力向 输入地址位(A23-0)每时钟两位。这减少了指令的开销可允许代码 执行(XIP)直接从双 SPI 中的一些应用。为了确保最佳性能 高性能模式(HPM)指令(A3H)必须执行一次,之前快速读双 I / O 指令。 快速读双 I/ O 的“连续读取模式” 快速读双 I/ O 指令可以通过设置进一步减少多余的指令开销 “连续读取模式”位(M7-0)后输入地址位(A23-0),如示于图 12a 中。该 在(M7-4)的高四位控制下一个快速读取双 I/ O 指令通过长度

包含或排除的第一个字节的指令代码。在(M3-0)的低四位位不在乎 (“×”)。但是,IO 引脚应该是高阻抗的第一个数据输出时钟的下降沿之前。 如果“连续读取模式”位(M7-0)等于“开刀”(十六进制),那么下一个快速 读取双 I/ O 指令 (后/ CS 被升高,然后降低)不需要 BBH 指令代码,如图 12B 所示。 这减少了由八个时钟周期的指令序列,并允许读出地址是立即 之后输入/ CS 为低电平。如果“连续读取模式”位(M7-0)比其他任何值 “斧头”(十六进制),下一个指令(后/ CS 被升高,然后降低)需要的第一个 字节的指令代码, 从而返回到正常操作。 “连续读取模式”复位指令可以用来重置 (M7-0)发出正常指令之前(见 29 年 2 月 11 日详细说明)。 图 12a。快速阅读双输入/输出指令序列图(M7-0=0xh 或 NOT AXH) W25Q64BV - 28 图 12b。快速阅读双输入/输出指令序列图(M7-0= AXH) W25Q64BV 出版日期:2010 年 7 月 8 日 - 29 - 版本 E 快速读四 I/ O(EBH)指令类似于快速读双 I / O(BBH)的指令,除非 该地址和数据位是输入和输出,通过四个引脚 IO0,IO1,IO2 和 IO3 和四个虚 设 时钟之前所需要的数据输出。在四 I/ O 大幅减少多余的指令开销

允许执行代码(XIP)直接从四 SPI 更快的随机访问。四方使能位 现状(QE)寄存器 2 必须设置为启用快速读取四 I/ O 指令。为了确保最佳 性能的高性能模式(HPM)指令(A3H)必须被执行一次,先于 快速阅读四 I/ O 指令。 快速阅读四 I/ O 的“连续读取模式” 快速读四 I/ O 指令可以通过设置进一步减少多余的指令开销 “连续读取模式”位(M7-0)后输入地址位(A23-0),如示于图 13a 中。该 在(M7-4)的高四位控制下一个快速读取四 I/ O 指令通过长度 包含或排除的第一个字节的指令代码。在(M3-0)的低四位位不在乎 (“×”)。但是,IO 引脚应该是高阻抗的第一个数据输出时钟的下降沿之前。 如果“连续读取模式”位(M7-0)等于“开刀”(十六进制),那么下一个快速 读取四 I/ O 指令 (后/ CS 被升高,然后降低)不需要 EBH 指令代码,如图 13B 所示。 这减少了由八个时钟周期的指令序列,并允许读出地址是立即 之后输入/ CS 为低电平。如果“连续读取模式”位(M7-0)比其他任何值 “斧头”(十六进制),下一个指令(后/ CS 被升高,然后降低)需要的第一个 字节的指令代码, 从而返回到正常操作。 “连续读取模式”复位指令可以用来重置 (M7-0)发出正常指令之前(见 29 年 2 月 11 日详细说明)。 字节 1 字节 2 图 13a。快速阅读四路输入/输出指令序列图(M7-0=0xh 或 NOT AXH) W25Q64BV

- 30 图 13b。快速阅读四路输入/输出指令序列图(M7-0= AXH) W25Q64BV 出版日期:2010 年 7 月 8 日 - 31 - 版本 E 八进制字读取四 I/ O(E3H)指令类似于快速读四 I/ O(EBH)指令 所不同的是其低四位地址位(A0,A1,A2,A3)必须等于 0。结果,四个模拟时 钟 不是必需的,这进一步降低了指令的开销允许更快的随机接入 代码执行(XIP)。四方使能位(QE)的状态寄存器-2 必须设置为启用八 字读四 I/ O 指令。为了确保最佳性能的高性能模式 (HPM)指令(A3H)必须被执行一次,前八字读四 I/ O 指令。 八进制字读取四 I/ O 的“连续读取模式” 八进制字读取四 I/ O 指令可以通过设置进一步减少多余的指令开销 “连续读取模式”位(M7-0)后输入地址位(A23-0),如示于图 14a 中。该 在(M7-4)的高四位控制下一个八进制字读取四 I/ O 指令通过长 第一个字节的指令代码包含或排除。在(M3-0)的低四位位不 关心(“×”)。然而,IO 引脚前应首先进行数据的下降沿高阻抗 时钟。 如果“连续读取模式”位(M7-0)等于“开刀”(十六进制),那么下一个八进 制字读取四 I/ O 指令(后/ CS 被升高,然后降低)不需要 E3H 指令代码,如图

图 14B。这减少了由八个时钟周期的指令序列,并允许读地址是 马上进入后/ CS 为低电平。如果“连续读取模式”位(M7-0)为任意值 比“斧头”(十六进制)其他,下一条指令(后/ CS 被升高,然后降低)需要的 第一个字节 指令代码,并返回到正常操作状态。 “连续读取模式”复位指令可以 用于发放正常操作之前,重置(M7-0)(见 29 年 2 月 11 日详细说明)。 图 14A。八进制字读取四 I/ O 指令序列(M7-0=0xh 或 NOT AXH) 指令(E3H) 字节 1 字节 2 字节 3 404040 515151 626262 737373 40 51 62 73 4 字节 指令(E3H) 字节 1 字节 2 字节 3 404040 515151

626262 737373 40 51 62 73 4 字节 W25Q64BV - 32 图 14b。八进制字读取四 I/ O 指令序列(M7-0= AXH) 字节 2 字节 3 字节 4 404040 515151 626262 737373 字节 1 40 51 62 73 字节 2 字节 3 字节 4 404040

515151 626262 737373 字节 1 40 51 62 73 W25Q64BV 出版日期:2010 年 7 月 8 日 - 33 - 版本 E 页面编程指令允许从一个字节到 256 字节的数据(一个页面),在要被编程 此前擦除(FFH)的存储位置。一个写使能指令前必须先执行 设备将接受页面编程指令(状态寄存器位 WEL=1)。该指令被启动 通过驱动/ CS 引脚为低电平,然后转移指令代码“02H”后跟一个 24 位地址 (A23-A0) 和至少一个数据字节时,进入 DI 端子。该/ CS 引脚必须保持为低电平的整个长 度 指令,而数据正被发送到设备。页面编程指令序列示于 图 15。 如果整个 256 字节页面进行编程,最后一个地址字节(8 至少显著地址位) 应设置为 0,如果最后一个地址字节不为零,而时钟数超过剩余

页面长度,寻址将换到页面的开始。在一些情况下,小于 256 字节(一 部分页面)可以不必在同一页上的其它字节的任何影响进行编程。一 条件来执行的部分页编程是时钟数不能超过剩余 页面长度。如果多于 256 个字节被发送到设备的寻址将换向的开头 页,并覆盖先前发送的数据。 正如写和擦除指令,/ CS 引脚必须被驱动为高电平最后的第八位之后 字节已经被锁定。如果不这样做的页面编程指令将不会执行。经过/ CS 为 驱动高,自定时页编程指令将展开 TPP 的持续时间(见交流 特性)。当页面编程周期正在进行中,读状态寄存器指令可 还可以访问用于检查中的 BUSY 位的状态。 BUSY 位为 1 时的页面编程 周期,并成为 0 时循环结束,设备已准备好接受其他指令 再次。后页编程周期结束的写使能状态寄存器锁存(WEL)位 如果被寻址的页被保护的被清除为 0 的页编程指令将不会执行 该块保护(BP2,BP1 和 BP0)位。 图 15 页编程指令序列图 W25Q64BV - 34 在四页编程指令允许最多 256 个字节的数据,在此前进行编程 IO0,1 的 IO,IO2,和 IO3:采用 4 引脚擦除(FFH)的存储位置。在四页的程 序可以 改善 PROM 编程器以及具有较慢的时钟速度<5MHz 的应用程序的性能。 更快的时钟速度的系统将不会实现了四页编程指令多少好处

由于固有的页面编程时间比它取到时钟在数据中的时间大得多。 使用四页编程的四启用状态寄存器-2 必须设置(QE=1)。一个写使能 指令必须在设备前执行将接受四页编程指令(状态 寄存器-1,WEL= 1)。该指令通过驱动/ CS 引脚为低电平,然后转移指令启动 代码为“32H”后跟一个 24 位地址(A23-A0)和至少一个数据字节,到 IO 引脚。 该/ CS 引脚 必须保持低的指令的整个长度,而数据正被发送到设备。所有其他 四页编程的功能是相同的标准页编程。在四页编程 指令序列示于图 16 中。 图 16。四路输入页面编程指令序列图 W25Q64BV 出版日期:2010 年 7 月 8 日 - 35 - 版本 E 该扇区擦除指令集内的指定部门(4K 字节)的所有记忆全部擦除状态 1 秒(FFH)。一个写使能指令必须在设备前执行将接受扇区擦除 指令(状态寄存器位 WEL 必须等于 1).The 指令通过驱动/ CS 引脚为低电平启 动 和转移指令代码“20H”后 24 位的扇区地址(A23-A0)(见图 2)。该 扇区擦除指令序列示于图 17。 该/ CS 引脚必须被驱动为高电平后,最后一个字节的第八位已被锁定。如果不 这样做 该扇区擦除指令不被执行。经过/ CS 驱动高,自定时扇区擦除

指令将展开叔 SE 的持续时间(见 AC 特性)。虽然扇区擦除 周期正在进行中,读状态寄存器指令仍然可以用于检查的状态访问 BUSY 位。 BUSY 位是 1 的扇区擦除周期中,成为 0 时周期 完成,设备已准备好再次接受其他指令。之后的扇区擦除周期有 完成了写使能状态寄存器清 0 扇区擦除锁存器(WEL)位 指令将不被执行,如果处理的页面是由块保护(SEC,TB,BP2 保护 BP1 和 BP0)位(见状态寄存器内存保护表)。 图 17 扇区擦除指令序列图 W25Q64BV - 36 块擦除指令集内的指定块(32K 字节)的所有记忆全部擦除状态 1 秒(FFH)。一个写使能指令必须在设备前执行将接受块擦除 指令(状态寄存器位 WEL 必须等于 1).The 指令通过驱动/ CS 引脚为低电平启 动 和转移指令代码“52H”后面的 24 位块地址(A23-A0)(见图 2)。该座 擦除指令序列示于图 18。 该/ CS 引脚必须被驱动为高电平后,最后一个字节的第八位已被锁定。如果不 这样做 块擦除指令不被执行。经过/ CS 驱动高,自定时块擦除 指令将动工,T 的持续时间为 1(见 AC 特性)。而块擦除 周期正在进行中,读状态寄存器指令仍然可以用于检查的状态访问 BUSY 位。 BUSY 位是 1 的块擦除周期中,成为 0 时周期

完成,设备已准备好再次接受其他指令。之后的块擦除周期有 完成了写使能状态寄存器清 0 的块擦除锁存器(WEL)位 指令将不被执行,如果处理的页面是由块保护(SEC,TB,BP2 保护 BP1 和 BP0)位(见状态寄存器内存保护表)。 图 1832KB 的块擦除指令序列图 W25Q64BV 出版日期:2010 年 7 月 8 日 - 37 - 版本 E 块擦除指令集内的指定块(64K 字节)的所有记忆全部擦除状态 1 秒(FFH)。一个写使能指令必须在设备前执行将接受块擦除 指令(状态寄存器位 WEL 必须等于 1).The 指令通过驱动/ CS 引脚为低电平启 动 和转移指令代码“D8H”后面的 24 位块地址(A23-A0)(见图 2)。该座 擦除指令序列示于图 19。 该/ CS 引脚必须被驱动为高电平后,最后一个字节的第八位已被锁定。如果不 这样做 块擦除指令不被执行。经过/ CS 驱动高,自定时块擦除 指令将动工,T 的时间持续时间来(见 AC 特性)。而块擦除周期 在进展中,读状态寄存器指令仍然可以用于检查的状态访问 BUSY 位。 BUSY 位是 1 的块擦除周期中,当周期结束后变成 0 而该设备已准备好再次接受其他指令。之后的块擦除周期结束的 写状态寄存器清 0 使能锁存(WEL)位在块擦除指令不被

如果处理页面是由块保护(美国证券交易委员会,结核病,BP2,BP1 和 BP0) 位保护的执行(见 状态寄存器内存保护表)。 图 19 为 64KB 的块擦除指令序列图 W25Q64BV - 38 20 年 2 月 11 日芯片擦除(C7H/60H) 芯片擦除指令将装置为全 1(FFH)的擦除状态中的所有记忆。 à写 启用指令必须在设备前执行将接受芯片擦除指令(状态 寄存器位 WEL 必须等于 1)。该指令通过驱动/ CS 脚低,转移的开始 指令代码“C7H”或“60 小时”。在芯片擦除命令序列示于图 20。 该/ CS 引脚必须被驱动为高电平后的第八位被锁定。如果不这样做的芯片擦除 指令将不会执行。经过/ CS 驱动高,自定时芯片擦除指令将 展开吨 CE 的持续时间(见 AC 特性)。而芯片擦除周期正在进行中, 读状态寄存器指令仍然可以被访问,以检查 BUSY 位的状态。该 BUSY 位是 1 的芯片擦除周期中,成为完成时 0 和设备已准备好 再接受其他指令。之后,芯片擦除周期结束的写使能锁存(WEL)位 在状态寄存器清零。芯片擦除指令不被执行,如果的任何部分 数组是由块保护(BP2,BP1 和 BP0)位保护的(见状态寄存器内存保护 表)。 图 20,芯片擦除指令序列图 W25Q64BV

出版日期:2010 年 7 月 8 日 - 39 - 版本 E 21 年 2 月 11 日擦除挂起(75H) 擦除挂起指令“75H”,允许系统中断一个部门或块擦除操作 然后读取或程序数据,任何其他部门或块。擦除挂起指令 序列示于图 21。 在写状态寄存器指令(01H)和擦除指令(20H,52H,D8H,C7H,60H)不 擦除过程中允许 Suspend.Erase 挂起只适用在扇区或块擦除操作。如果 芯片擦除或编程操作期间写入,擦除挂起指令被忽略。 擦除挂起指令“75H”,将通过该设备可以接受只有在状态 SUS 钻头 注册等于 0,BUSY 位等于 1,而一个部门或块擦除仍在进行中。如果 SUS 位等于 1 或 BUSY 位等于 0,则暂停指令将通过该装置被忽略。 á 最大的“T SUS”(见 AC 特性)时,需要暂停擦除操作。该 在状态寄存器 BUSY 位将从 1 被清 0 中的“T 技能提升计划”,并在状态 SUS 钻头 注册会从 0 到 1 后,立即擦除挂起设置。对于先前恢复擦除 操作时,还需要将该 Suspend 指令“75H”不早于最低发 “T SUS”是继前恢复指令“7 安”的时间。 在擦除挂起状态意想不到的断电复位设备,松开暂停 在状态状态.SUS 位寄存器也将复位为 0。当时正在该部门或块中的数据 暂停可能会损坏。它被推荐用于实现系统设计的用户 擦除过程中防止意外断电技术,保护数据的完整性暂停 状态。

图 21 擦除挂起指令序列 W25Q64BV - 40 22 年 2 月 11 日擦除恢复(7 安) 擦除恢复指令“7 安”必须写入后恢复该部门或块擦除操作 一个擦除挂起。简历指导“7 安”将被设备只接受在该 SUS 钻头 状态寄存器等于 1,BUSY 位等于 0 后发表的 SUS 钻头会于清 0 立即 BUSY 位将被从 0 到 1200 纳秒内的扇区或块将完成 擦除操作。如果 SUS 位等于 0 或 BUSY 位等于 1,简历指导“7 安” 将通过该装置被忽略。在擦除恢复指令序列示于图 22。 如果前面的擦除挂起操作被意外打断的简历指令被忽略 断电。它也需要在随后的擦除挂起指令不被内发出 最小的“T SUS”的时间内接着前恢复指令。 图 22 擦除恢复指令序列 W25Q64BV 出版日期:2010 年 7 月 8 日 - 41 - 版本 E 23 年 2 月 11 日掉电(B9H) 尽管在正常操作期间的备用电流是相对较低的,待机电流可以进一步 减少与掉电指令。低功耗使得掉电 指示电池供电应用(见 ICC1 和 ICC2 在 AC 特性)特别有用。 该指令通过驱动/ CS 脚低,转移指令代码“B9H”,如图启动

图 23。 该/ CS 引脚必须被驱动为高电平后的第八位被锁定。如果不这样做,在掉电 指令将不会执行。经过/ CS 驱动高,断电状态会的时间内进入 叔 DP 的持续时间(见 AC 特性)。而在掉电状态下,只有从电源 - 发行 下/设备 ID 指令,这将设备恢复到正常运行状态,将被确认。所有其他 指令被忽略。这包括读状态寄存器指令,这是始终可用 在正常操作期间。忽略所有,但一个指令将使关机状态下可使用状态 为确保最大写入保护。该设备始终通电时,在正常操作与 ICC1 的待机电流。 图 23。深度掉电指令序列图 W25Q64BV - 42 24 年 2 月 11 日高性能模式(A3H) 在高性能模式(HPM)指令必须先于双核或四 I / O 指令被执行 当在高频率工作(见 FR 和 FR1 在 AC 电气特性)。该指令 允许预充电的内部电荷泵所以需要访问闪存的电压 阵列都一应俱全。所述指令序列包括 A3H 指令代码后跟三个 图伪字节时钟。执行 HPM 指令 24 后,设备将保持 稍高的待机电流(ICC 3)比标准的 SPI 操作。从掉电发行或 HPM 指令(ABH)可用于返回到标准 SPI 待机电流(ICC1)。另外,写 允许指令(06H)和掉电指令(B9H)也将从 HPM 模式释放设备 回到标准的 SPI 待机状态。

图 24,高性能模式指令序列 25 年 2 月 11 日发布掉电或高性能模式/设备 ID(ABH) 从掉电或高性能模式/设备 ID 指令释放是一个多用途 指令。它可以用来从断电状态或高性能模式释放装置, 或获取设备的电子标识(ID)号。 从掉电状态或高性能模式释放装置,该指令由发行 驱动/ CS 脚低,转移指令代码“ABH”和驾驶/ CS 为高电平,如图 25。 从掉电发行将采取吨 RES1 持续时间设备之前(参见 AC 特性) 将恢复正常运行和其他指令被接受。该/ CS 引脚必须保持在高 的 T RES1 持续时间。 当仅用于获得设备 ID 而不是在断电状态,则该指令被启动 驱动/ CS 脚低,转移指令代码“ABH”,其次是 3 虚拟字节。该设备 ID 比特随后移出 CLK 的与最显著位(MSB)的下降沿首先,如图 为 W25Q64BV26 设备 ID 值列在制造商和设备标识表。该 设备 ID 可以连续读取。该指令通过驱动/ CS 为高电平完成。 W25Q64BV 当用于从掉电状态释放装置,将获得的设备 ID,该指令是 如先前所描述的,并示于图 26,所不同的是后/ CS 驱动高它必须同 保持高的吨 RES2 的持续时间(见 AC 特性)。这个时间段后,设备将 恢复正常操作等指令将被接受。如果从掉电释放/ 设备 ID 指令发出,而擦除,编程或写周期过程(忙时等号 1) the instruction is ignored and will not have any effects on the current

cycle. Figure 25. Release Power-down/High Performance Mode Instruction Sequence Figure 26. Release Power-down / Device ID Instruction Sequence Diagram Publication Release Date: July 08, 2010 - 43 - Revision E W25Q64BV - 44 The Read Manufacturer/Device ID instruction is an alternative to the Release from Power-down / Device ID instruction that provides both the JEDEC assigned manufacturer ID and the specific device ID. 在读制造商/设备 ID 指令非常相似,从掉电/设备 ID 发布 指令。该指令通过驱动/ CS 脚低,转移指令代码“90H”开始 其次是 000000 的 24 位地址(A23-A0)。之后,制造商 ID 为华邦电子(EFh 之间) 和设备 ID 被移出对 CLK 与大多数显著位(MSB)下降沿第一如图所示 in figure 27. The Device ID values for the W25Q64BV is listed in Manufacturer and Device Identification 表。如果 24 位地址的初始设置为 000001H 设备 ID 将被读出的第一和然后接着 制造商 ID。的制造商和设备 ID 可以连续地读出,交替从一个到 另一个。该指令通过驱动/ CS 为高电平完成。 1)的指令将被忽略,不会对当前周期的任何影响。 图 25。发布掉电/高性能模式指令序列

图 26。发布掉电/设备 ID 指令序列图 出版日期:2010 年 7 月 8 日 - 43 - 版本 E W25Q64BV - 44 26 年 2 月 11 日读制造商/设备 ID(90H) 在读制造商/设备 ID 指令替代从掉电/设备的发布 ID 指令,它同时提供了 JEDEC 分配厂商 ID 和特定设备 ID。 在读制造商/设备 ID 指令非常相似,从掉电/设备 ID 发布 指令,该指令通过驱动/ CS 脚低,转移指令代码“90H”开始 其次是 000000 的 24 位地址(A23-A0)。之后,制造商 ID 为华邦电子(EFh 之间 之间) 和设备 ID 被移出对 CLK 与大多数显着位(MSB)下降沿第一如图所示 图 27 为 W25Q64BV 设备 ID 值列在制造商和设备标识 表,如果 24 位地址的初始设置为 000001H 设备的 ID 将被读出的第一和然后接 着 制造商标识。的制造商和设备 ID 可以连续地读出,交替从一个到 另一个。该指令通过驱动/ CS 为高电平完成。 31 32 33 3435 36 37 3839 40 41 4243 44 45 46 图 27。读制造商/设备 ID 图 W25Q64BV 出版日期:2010 年 7 月 8 日

- 45 - 版本 E 27 年 2 月 11 日阅读唯一的 ID 号(4BH)(1) 读出的唯一的 ID 号指令访问出厂设置只读 64 位数字,是唯一的 每个 W25Q64BV 设备。的 ID 号,可以配合使用用户软件的方法,以帮助 防止复制系统或克隆。读取的唯一 ID 指令通过驱动/ CS 引脚启动 低,转移指令代码“4BH”后跟一个 4 字节的模拟时钟。之后,在 64 比特 ID 被移出在 CLK 的下降沿,如图 28。 24 25 26 2728 29 30 3132 33 34 353637 38 39 4041 42 43 44101 102 103 * *= MSB DO 24 25 26 2728 29 30 3132 33 34 353637 38 39 4041 42 43 44101 102 103 * *= MSB DO 图 28,阅读唯一的 ID 号指令序列 注意: 1,对于 W25Q64BV,该功能可根据特殊要求,请与华邦的细节。 W25Q64BV - 46 28 年 2 月 11 日读 JEDEC 的 ID(9FH) 由于兼容性的原因,W25Q64BV 提供了一些指导,以电子方式确定

该设备的身份。在读 JEDEC 的 ID 指令是用于 SPI JEDEC 标准兼容 这是通过在 2003 年该指令发起兼容的串行存储器通过驱动/ CS 引脚 低,转移指令代码“9FH”。 JEDEC 的指定生产商 ID 字节为华邦电子(EFh 之间) 两个设备 ID 字节,内存类型(ID15-ID8)和能力(ID7-ID0)然后移出的 第一下降 CLK 的与最显著位(MSB)的边缘,如图 29,对于存储器类型和 能力值指的是制造商和设备标识表。 15 16 17 181920 21 22 2324 25 26 2728 29 30 31 图 29。读 JEDEC 的 ID 指令序列图 W25Q64BV 出版日期:2010 年 7 月 8 日 - 47 - 版本 E 29 年 2 月 11 日连续读取模式复位(FFH 或 FFFFH) 对于快速读双/四 I/ O 操作,“连续读取模式”位(M7-0)的实施 进一步减少多余的指令。通过设置(M7-0),以“开刀”(十六进制),接下来的 快速读双/四 I/ O 快速阅读四 I/ O 的详细说明)。 如果系统控制器操作过程中重设它可能会发送一个标准的 SPI 指令,例如 因为读 ID(9FH)或快速阅读(0Bh),到 W25Q64BV。然而,与大多数 SPI 串行 闪存 回忆,W25Q64BV 没有一个硬件复位引脚,所以如果连续读取模式位设置 以“开刀”十六进制,则 W25Q64BV 不会承认任何标准的 SPI 指令。为了解决这 种可能性,它

建议发出连续读取模式复位指令为以后的第一个指令 系统复位。否则,将释放连续读取模式从“开刀”十六进制的状态,并允许 标准的 SPI 指令进行识别。连续读取模式复位指令显示在 图 30。 / CS 模式位复位 对于双 I / O 模式 3 模式 0 0 1 2 34 5 6 78 9 10 1112 13 14 15 模式 3 模式 0 模式位复位 为四 I/ O FFH FFH 不在乎 不在乎 CLK IO0 IO1 IO2 / CS 模式位复位

对于双 I / O 模式 3 模式 0 0 1 2 34 5 6 78 9 10 1112 13 14 15 模式 3 模式 0 模式位复位 为四 I/ O FFH FFH 不在乎 不在乎 不在乎 IO3 不在乎 IO3 CLK IO0 IO1 IO2 图 30 连续读取模式重置为快速读双/四 I/ O 以四 I/ O 操作时重置“连续读取模式”,只需要 8 个时钟周期。该 指令是“FFH”。以双 I/ O 操作时重置“连续读取模式”,16 时钟 需要转移的指令“FFFFh 时”。

W25Q64BV - 48 12,电气特性 12.1 绝对最大额定值(1) 参数符号条件范围单位 电源电压 VCC-0.6 到+4.0 V 电压适用于任何引脚 V IO 相对于地面-0.6 到 VCC +0.4 V 任何插脚 V 物联网瞬态电压 <20ns 的瞬态 相对于地 -2.0V 到 VCC +2.0V V 贮藏温度 T STG-65 到+150°C 焊接温度 T 导线见注(2)℃ 静电放电电压 V ESD 人体模型(3)-2000?+ 2000V 注意事项: 1,本设备设计和测试指定的工作范围。正确操作之外 这些级别是不能保证。暴露在绝对最大额定值可能会影响器件的可靠性。 曝光以后绝对最大额定值可能会造成永久性的损害。 2,符合 JEDEC 标准 J-STD-20C 为小体锡铅或无铅(绿色)组装和 欧盟指令对有害物质指令(RoHS)2002/95/欧盟的限制。 3,JEDEC 标准 JESD22-A114A(C1 =100pF 电容,R1 =1500 欧姆,R2 =500 欧姆)。 12.2 操作范围

规格 参数符号条件 最小最大 单位 电源电压(1)VCC F R=80MHz 的,F R=33MHz 的 F R=50MHz 的(对于 E3H 命令) 2.7 3.0 3.6 3.6 V 环境温度,运行 T A 商业 工业 0 -40 70 85 ℃, 注意: 在读 1 VCC 电压可以在最小和最大范围内工作,但不得超过±10%

编程(擦除/写入)的电压。 W25Q64BV 出版日期:2010 年 7 月 8 日 - 49 - 版本 E 12.3 上电时序和写抑制阈值 规格 参数符号 最小最大 单位 VCC(分)/ CS 低吨 VSL(1)10 微秒 延时之前写指令吨 PUW(1)110 毫秒 写保护阈值电压 V WI(1)12 V 注意: 1,这些参数仅仅特征。 图 31 上电时序和电压水平 W25Q64BV - 50 12.4 直流电气特性 规格 参数符号条件 最小 TYP 单位

输入电容 C IN(1)V IN=0V(1)6 pF 的 输出电容 COUT(1)V OUT=0V(1)8 pF 的 输入漏电流 I LI±2μ A I / O 的漏 I LO±2μ A 待机电流 I CC1 / CS= VCC, VIN= GND 或 VCC 25 50μ A 掉电电流 I CC2 / CS= VCC, VIN= GND 或 VCC 15μ A 高性能 当前 I CC3 启用后高 性能模式 50 100μ A 当前的读数据/ 双核/四 1MHz 的(2) I CC4 C =0.1 VCC/0.9 VCC

DO=打开 4/5/66/7.5/9 毫安 当前的读数据/ 双核/四 33MHz 的(2) I CC4 C =0.1 VCC/0.9 VCC DO=打开 6/7/89/10.5/12 毫安 当前的读数据/ 双核/四 50MHz 的(2) I CC4 C =0.1 VCC/0.9 VCC DO=打开 7/8/910 月 12 日/13.5 毫安 当前的读数据/ 双输出读/四 输出读为 80MHz(2) I CC4 C =0.1 VCC/0.9 VCC DO=打开 10/11/1215/16.5/18 毫安 当前写状态

注册 I CC6/ CS= VCC812 毫安 当前页编程 I CC7/ CS= VCC2025 毫安 当前扇区/块 删除 I CC8/ CS= VCC2025 毫安 目前的芯片擦除 I CC9/ CS= VCC2025 毫安 输入低电压 V IL VCC 点?x0.3 V 输入高电压 V IH VCC 点?x0.7 V 输出低电压 V OL I OL=1.6 毫安 0.4 V 输出高电压 V OH I OH=-100μ AVCC - 0.2 V 注意事项: 1,测试样本基础上,通过设计和特性的数据说明。 TA = 25℃,VCC3V。 2,棋盘模式。 W25Q64BV 出版日期:2010 年 7 月 8 日 - 51 - 版本 E 12.5 AC 测量条件 规格 参数符号 最小最大 单位

负载电容 C L30 pF 的 输入上升和下降时间 T R,T?F5 纳秒 输入脉冲电压 V IN0.2 VCC?0.8 VCC V 输入时序参考电压 0.3 VCC?0.7 VCC V 输出时序参考电压 ?UT0.5 VCC0.5 VCC V 注意: 1,输出高阻被定义为数据输出不再驱动点。 图 32 AC 测量 I / O 的波形 W25Q64BV - 52 12.6 AC 电气特性 规格 描述符号 ALT 最小 TYP 单位 时钟频率为所有的指令, 除了读取数据(03H)及八字读(E3H) 2.7V-3.6V 的 VCC 及工业温度 F R F C 特区 80 兆赫 时钟频率 八进制字读取四 I/ O(E3H) 3.0V-3.6V 的 VCC 及工业温度

F R F C 特区 50 兆赫 时钟频率。读取数据指令(03H)F R 特区 33 兆赫 时钟高,除了读数据(03H)T CLH 低电平时间, 吨 CLL(1) 6 NS 时钟高电平,低电平时间为读数据(03H) 指令 吨复合左右手, 吨 CRLL(1) 8 8 NS 时钟上升时间峰值到峰值吨 CLCH(2)0.1 第 V / ns 时钟下降时间峰值到峰值吨 CHCL(2)0.1 第 V / ns / CS 有效建立时间相对于 CLK 吨 SLCH 吨的 CSS5 纳秒 / CS 不主动保持时间相对 CLK 吨 CHSL5 纳秒 数据建立时间 t DVCH 吨 DSU 的 2 纳秒 数据保持时间 t CHDX 吨 DH5 纳秒 / CS 有效保持时间相对 CLK 吨 CHSH5 纳秒 / CS 不主动建立时间相对于 CLK 吨 SHCH5 纳秒 / CS 取消时间(阵列读取?阵列读/ 擦除或编程?读状态寄存器)

吨 SHSL 吨 CSH10/50 NS 输出禁止时间 t SHQZ(2)T DIS7 NS 时钟低到输出有效 2.7V-3.6V/3.0V-3.6V 吨 CLQV1 吨 V 17/6 NS 时钟低到输出有效(读 ID 的说明) 2.7V-3.6V/3.0V-3.6V 吨 CLQV2 吨 V 28.5/7.5 纳秒 输出保持时间 t CLQX 吨何 0 NS / HOLD 智能安装时间相对于 CLK 吨 HLCH5 纳秒 续 - 下页 W25Q64BV 出版日期:2010 年 7 月 8 日 - 53 - 版本 E 12.7 AC 电气特性(续) 规格 描述符号 ALT 最小 TYP 单位 / HOLD 主动保持时间相对 CLK 吨 CHHH5 纳秒 / HOLD 相对于 CLK 吨 HHCH5 纳秒不主动建立时间 / HOLD 不主动保持时间相对 CLK 吨 CHHL5 纳秒

/ HOLD 键,输出低阻抗吨 HHQX(2)T LZ7 NS / HOLD 键,输出高阻吨 HLQZ(2)T HZ12 纳秒 写保护设置时间之前/ CS 低电平吨 WHSL(3)20 纳秒 写保护保持时间后/ CS 高 t SHWL(3)为 100 ns / CS 高到掉电模式 t DP(2)3 微秒 / CS 高到待机模式没有电子签名 阅读 吨 RES1(2)3 微秒 / CS 高到待机模式带有电子签名 阅读 吨 RES2(2)1.8 微秒 / CS 高电平到下一个指令暂停后吨 SUS(2)20 微秒 写状态寄存器时间 t W 1015 毫秒 字节编程时间(第一个字节)(4)T BP12050 微秒 额外的字节编程时间(第一个字节后)(4)T BP22.512 微秒 页编程时间 t PP0.73 毫秒 扇区擦除时间(4KB)T 东南 30200/400(5)MS 块擦除时间(32KB)T 为 1120800 毫秒 芯片擦除时间 t CE1530 秒 注意事项: 1 时钟高+时钟低必须小于或等于 1 / F c 的。 2,价值由设计和/或特性保证,而不是 100%生产测试。

3,只适用作为一个写状态寄存器指令时,部门保护位设置为 1 约束。 4,对于页面中的第一个字节后多个字节,T BPN= T BP1+ T BP2* N(典型值) 和 T BPN= T BP1+ T BP2* N(最大),其中 N= 的字节数进行编程。 5,最高值 T SE 与<50K 周期为 200ms 和>50K&<100K 的周期是 400 毫秒。 W25Q64BV - 54 12.8 串行输出时序 12.9 输入时序 12.10 保持时序 W25Q64BV 出版日期:2010 年 7 月 8 日 - 55 - 版本 E 13,包装规格 13.18 引脚 SOIC208 密耳(包装代号 SS) θ 计飞机 θ 计飞机 毫米英寸 符号 最小 Nom 最大最小 Nom 最大

? ? ê E(2)1.27 BSC。 0.050 平衡计分卡。 ? ? ?---0.10---0.004 θ 0°---11°0°---11° 注意事项: 1,控制尺寸:毫米,除非另有规定。 2,平衡计分卡中心之间=基本引线间距。 3,外形尺寸 D1 和 E1 不包括塑模毛边突起,应该从包装底部测量。 4,成型引线共面性对于座位平面应在 0.004 英寸。 W25Q64BV - 56 13.28 引脚 PDIP300 密耳(封装代码 DA) 毫米英寸 SYMBO ? 最小 Nom 最大最小 Nom 最大 A ------5.33---0.210 A10.38---0.015---

? ê7.62 平衡计分卡。 0.300 平衡计分卡。 ? θ° 0°11°15°0°11°15° W25Q64BV 出版日期:2010 年 7 月 8 日 - 57 - 版本 E 13.38 触点 WSON8x6 毫米(封装代码 ZE) 毫米英寸 符号 最小 Nom 最大最小 Nom 最大 ? ? ê ê1.27 BSC 平衡计分卡 0.050 ? ? W25Q64BV - 58 13.416 引脚 SOIC300 密耳(封装代码 SF) 计飞机

详细 ? 计飞机 详细 ? 毫米英寸 符号 最小 Nom 最大最小 Nom 最大 à A2---2.31---0.091--? ? ê E(2)1.27 BSC。 0.050 平衡计分卡。 ? ?---0.076---0.003 θ 0°---11°0°---11° 注意事项: 1,控制尺寸:英寸,除非另有规定。 2,平衡计分卡中心之间=基本引线间距。 3,尺寸 D 和 E1 不包括塑模毛边突起,应该从包装底部测量。 W25Q64BV 出版日期:2010 年 7 月 8 日 - 59 - 版本 E

14 订购信息(1) W??25Q64B V XX(1) I =工业级(-40°C 至+85°C) SS=8 引脚 SOIC208 万 DA=8 引脚 PDIP300 万 SF=16 引脚 SOIC300mil 的 ZE=8 片 WSON8x6 毫米 V =2.7V 至 3.6V 64B=64M 位 25Q= SpiFlash 的串行闪存与 4KB 扇区,双/四 I/ O W =华邦 G =绿色包装(无铅,符合 RoHS,无卤素(TBBA),锑氧化免费的 Sb 2 O 3) P =绿色包装与状态寄存器掉电和 OTP 启用 注意事项: 1A.Only 第 2 次函用于部分标记; WSON 封装型 ZE 不用于该部分标记。 1B.Standard 大宗货物都在管(形状 E)。请指定替代的包装方法,如磁带和卷 轴(形状 T),订货时。 1C.The“W”字头不包含在零件上标记。 W25Q64BV - 60 14.1 有效的部件号和顶端标记 下面的表提供了 W25Q64BV SpiFlash 的存储器的有效部分的号码。请联系 华邦由密度和封装类型特定的可用性。华邦 SpiFlash 的存储器使用的 12

订购数位产品编号。然而,由于篇幅所限,在顶端标记上所有的包 因此使用缩写的 10 位数字。 包装型密度产品编号顶端标记 SS SOIC-8 封装 208mil 64M 位 W25Q64BVSSIG W25Q64BVSSIP 25Q64BVSIG 25Q64BVSIP SF SOIC-16300MIL 64M 位 W25Q64BVSFIG W25Q64BVSFIP 25Q64BVFIG 25Q64BVFIP DA PDIP-8300MIL 64M 位 W25Q64BVDAIG W25Q64BVDAIP

25Q64BVAIG 25Q64BVAIP ZE(1) WSON-88x6 毫米 64M 位 W25Q64BVZEIG W25Q64BVZEIP 25Q64BVIG 25Q64BVIP 注意: 1 WSON 封装类型 ZE 是不是在顶部标记使用。 W25Q64BV 出版日期:2010 年 7 月 8 日 - 61 - 版本 E 15 版本历史 版本日期页描述 à08/24/08 新创建的初步 乙 01/15/09 03/12/09 09 年 3 月 13 日 56&57 57

5 13 p 字符加入到零件号结束 纠正顶端标记 改变工作电流为 4mA 错字更改 QE 针到 QE 位 ?08/20/0938,39,54?56 58 44 更新擦除挂起和恢复描述。 更新包图 UID 波形校正 ?09 年 9 月 24 日 52 5,7,55,58,59 44 46 改变 FR =33MHz 的 新增 PDIP 封装 纠正读制造商/设备 ID 图 27。 纠正读 JEDEC 的编号,图 29 ê07/08/10 61

55-58 50,53 去除初步标志 更新包图 更新后的参数 VIL/ VIH,T BP1,T SE 商标 华邦 SpiFlash 的产品是华邦电子公司的商标。 所有其他商标均为其各自所有者的财产。 重要声明 华邦产品不是设计,意,授权或担保,用作系统组件 或设备打算通过外科手术植入,原子能控制仪器,飞机或太空船 仪器仪表,交通运输仪器,交通信号仪器,燃烧控制仪表,或 其他应用程序旨在支持或维持生命。进一步,华邦电子产品不打算 对于应用,其中华邦产品故障可能导致或导致的情况,其中个人 受伤,死亡或严重财产或环境损害可能发生。 使用或在此类应用中使用销售这些产品华邦的客户这样做在自己的风险 并同意悉数赔偿华邦从这些不当使用或销售造成任何损害。


相关文档

sapMRPRun中文资料新
第五章_中文科技资料目录
MSPF中文资料
LTC1290中文资料
中文ERP_MM资料
中文原本资料13.10.01
高速相机中文说明书资料
《中文科技资料目录》医药卫生
PL教育讲座资料(中文)-48页PPT资料
最新整理Altera中文资料.doc
电脑版